锐杰微科技

  • 首页
  • 关于我们
    • 概况
    • 布局
    • 历程
    • 荣誉资质
    • 亮点
  • 产品&服务
    • 业务范围
    • 封装产品类型及应用
    • 项目服务流程
  • 服务能力
    • 封装加工制造能力
    • 关键制程能力-Bumping
    • 晶圆测试能力-CP
    • 关键制程能力-FCBGA
    • 关键制程能力-WBBGA
    • 成品测试能力-FT/SLT
    • RA-可靠性测试能力
    • FA-失效分析能力
    • 质量保证能力
  • 经典案例
  • 资讯中心
    • 活动公告
    • 新闻动态
    • 人才计划
    • 资源文档
  • 联系我们

News

资讯中心

首页资讯中心新闻动态
  • 活动公告
  • 新闻动态
  • 人才计划
  • 资源文档

锐杰微科技应邀出席河南电子智造产业联盟年度交流大会暨第111届CEIA中国电子智造高峰论坛

2024-03-30 14:23

2024年3月28日,河南电子智造产业联盟年度交流大会暨第111届CEIA中国电子智造高峰论坛在郑州华智酒店圆满举行,锐杰微科技集团副总裁兼生产运营总经理鲁明朕先生应邀出席会议并发表《锐杰微大规模处理器及高性能芯片封装介绍-2.5D能力与D2D关键技术应用》的主题演讲。

鲁明朕先生指出,高算力芯片的面积越来越大,成品良率问题使得制造费用居高不下,基于Chiplet的先进封装技术可以大幅提升良率,降低成本,因此,成为后摩尔时代重要的研究方向。在Chiplet封装方案中,基于2D封装的D2D互联涉及到SI/PI、连接面积、基板叠层数、翘曲度等方面的挑战;基于2.5D封装则涉及到含大量ubump、C4 bump和TSV的硅载板,跨硅载板与传统基板的堆叠结构对系统多物理域协同设计和仿真以及装配工艺带来挑战。

锐杰微科技在郑州基地搭建了2.5D工艺试验床,开展全流程的研究和验证工作。在CoW工艺研究方面,已经制备了含有1.5倍光罩尺寸的硅中介板,die bump间距40um,bump数量达到20000个的集成组件。

在案例实践方面,锐杰微科技目前已经成功交付16X 16Gbps带宽,基于2D Chiplet方案,满足UCIe标准的IP验证芯片。在此方案基础上,正在评估32X 24Gbps带宽实现的可行性。

 

 

锐杰微科技在D2D芯片互连技术上以MCM多芯片板级互连、RDL重布线扇出互连、硅转接板等先进封装技术,已在2.5D先进封装领域提前布局,提供高端芯片封装设计&仿真、规模化加工制造及成品测试的全流程服务,可为客户提供多样化的Chiplet封装解决方案,持续为客户创造价值。

 

 

 

上一篇:【活动报道】《促进“芯”发展 走进科学城》系列活动第二期:Chiplet & 3D封装如何超越摩尔

下一篇:锐杰微科技@IIC Shanghai :全流程Chiplet封装技术解决方案助力大规模处理器发展

  • 销售部邮箱

    rmtsd@rigger-micro.com

  • 市场部邮箱

    marketing@rigger-micro.com

  • HR邮箱

    rmthr@rigger-micro.com

扫一扫二维码

关注微信公众号

关于我们
概况
布局
历程
荣誉资质
亮点
产品&服务
业务范围
封装产品类型及应用
项目服务流程
服务能力
封装加工制造能力
关键制程能力-Bumping
晶圆测试能力-CP
关键制程能力-FCBGA
关键制程能力-WBBGA
成品测试能力-FT/SLT
RA-可靠性测试能力
FA-失效分析能力
质量保证能力
经典案例
资讯中心
活动公告
新闻动态
人才计划
资源文档
联系我们

CopyRight © 2023 锐杰微科技 all rights rerserved 沪ICP备20012340号-1 公安备案31011202013169号

法律声明隐私政策